在我们大多数人“非黑即白”、“非此即彼”的观念里，半导体业者应该不是选择finfet就是fd-soi制程技术；不过既然像是台积电（tsmc）、globalfoundrie或三星（samsung）等晶圆代工厂，必须要同时提供以上两种制程产能服务客户，有越来越多半导体制造商也正在考虑也致力提供“两全其美”的制程技术。
例如飞思卡尔半导体（freescale semiconductor）最近就透露，该公司正在14至16奈米节点采用finfet技术，以及在28奈米节点采用fd-soi制程技术，只为了达成相同的目标－－更高的速度以及更低的功耗－－不过是针对不同的半导体元件产品；此外飞思卡尔也在尝试在下一世代的半导体制程节点，将两种技术结合在一起。
“飞思卡尔与所有的晶圆代工业者都有合作关系，也具备从低复杂性到超高复杂性的制程技术与连结技术能力，其中有很多是独家的；”飞思卡尔微控制器（mcu）事业群的应用处理器与先进技术副总裁ron martino表示：“因此，我们已经针对finfet与fd-soi制程开发了最佳化的技术蓝图。”
martino进一步举例指出，fd-soi晶圆片较昂贵，不过适合低功耗或高性能的应用，搭配飞思卡尔的28奈米i.mx非常完美；至于finfet制程，该公司认为该技术是数位连网（digital networking）产品线成功的关键，能以良好的价格与性能比达成他们提高产品速度的目标。
soi产业联盟（成员包括ibm、imec、soitec、st与飞思卡尔）已经尝试将finfet技术与soi结合。
埋入氧化层（buried-oxide，box；图右）已经为fd-soi薄化
martino甚至认为，未来可能会有一些透过结合finfet与fd-soi所带来的“惊喜”，也许是将这两种技术在下一个半导体制程节点合并在一起，同时在未来许多年维持以28奈米fd-soi制造较低阶的产品。
“fd-soi制程需要感测器整合，28奈米节点具备所需的rf与类比功能，能让许多可穿戴式装置在连结性与低功耗方面取得具吸引力的平衡；”martino表示：“各个节点的甜蜜点（sweet spot）是fd-soi在40奈米节点与28奈米节点，finfet则是更先进的节点如14~16奈米节点。在制程微缩以及成本的最佳化方面，我们将看我们能如何有效地利用fd-soi与finfet。”
在soi上的finfet之鳍式电晶体如何被更好的隔离，无期限的通道简化制程步骤
意法半导体（stmicroelectronics）是选择fd-soi优先于finfet，前者是藉由在电晶体（box）之下放置一层薄的绝缘体，因此让未掺杂的通道达到全空乏（full-depletion），将泄漏电流缩减到最小。不过fd-soi还有一个通常被忽视的优势，是极化（polarize） box下方基板的能力，也就是“顺向基底偏压（forward body biasing，fbb）”。
顺向基底偏压在功耗与性能折衷的最佳化方面非常有效率，而且藉由在运作过程中改变偏置电压，设计工程师能让他们的电晶体在不使用时达到超低功耗，但又能在速度如常时于关键时刻达到超高效能。
飞思卡尔表示，fd-soi在28奈米节点与非常省电之低功耗元件的智慧整合方面是领先技术，而且能扩展到28奈米以下，finfet则是在更先进的制程节点产出今日最高性能的元件；这两种技术都会产生全空乏通道，只是以不同的方式－－所以如果让两者结合在一起呢？
块状晶圆与soi晶圆上的finfet成本差异，会随着所需的额外制程步骤而抵销
但在soi上仍然较昂贵
“fd-soi是全空乏，finfet也是全空乏，你甚至可以将两种技术结合在一起；”martino 表示：“总之，飞思卡尔将继续最佳化我们的产品阵容，因为我们需要广泛的技术与制程，从i.mx最佳化到嵌入式快闪记忆体最佳化，所有都将会需要适合它们的制程。”
有些半导体业者专注于fd-soi，有一些则锁定finfet，但对无晶圆厂业者与半无晶圆厂（semi-fabless）来说，晶圆代工业者能提供两种技术选项；所以为什么不将两者混搭甚至结合在一起呢？事实上soi产业联盟，正在实验于7奈米节点结合两种技术，跨越闸极全面拓展鳍式架构，而且利用三五族（iii-v）通道。
